(总分：200.00，做题时间：90分钟)
一、单项选择题(总题数：38，分数：76.00)
1.指令译码器是对( )进行译码。
（分数：2.00） A.整条指令
B.指令的操作码字段 √ C.指令的地址 D.指令的操作数字段
解析：指令的操作码字段表示该指令进行什么性质的操作。CPU中有专门的电路用来翻译每个操作码，这种电路就是指令译码器。
2.采用断定方式的微指令中，下一条微指令的地址是( )。
（分数：2.00） A.在微指令计数器中 B.在微指令寄存器中 C.在程序计数器中
D.在本条微指令的顺序控制字段中 √
解析：在微指令序列地址的形成中，若微指令的顺序控制字段直接给出了后续微指令的地址，这种方式就称为断定方式。所以，采用断定方式的微指令中，下一条微指令的地址在本条微指令的顺序控制字段中。 3.垂直型微指令的特点是( )。
（分数：2.00）
A.微指令格式垂直表示 B.控制信号经过编码产生 C.采用微操作码 √ D.采用微指令码
解析：水平型微指令和垂直型微指令的区别是：①水平型微指令一次能定义并执行多个并行操作微命令，效率高，灵活性强，而垂直型微指令设置微操作码字段，一条微指令中只有1～2个微命令，并行操作能力低，效率、灵活性较差。②水平型微指令执行一条机器指令的时间短，而垂直型微指令执行时间长。③水平型微指令字比较长，而由此构成的微程序较短；垂直型微指令字较短，但由此构成的微程序较长。④水平型微指令用户难以掌握，而垂直型微指令与机器指令的结构相似，用户比较容易掌握。 4.在计算机系统中，表征系统运行状态的部件是( )。
（分数：2.00）
A.程序状态寄存器 √ B.累加寄存器 C.程序计数器 D.中断寄存器
解析：标志寄存器又称为程序状态字，用来保存程序执行过程中的特征或系统的运行状态，是条件转移指令执行时的依据。
5.微指令执行的顺序控制问题，实际上是如何确定下一条微指令的地址问题。通常采用的一种方法是断定方式，其基本思想是( )。
（分数：2.00）
A.用程序计数器PC来产生后继微指令地址 B.用微程序计数器μPC来产生后继微指令地址
C.通过微指令顺序控制字段由设计者指定或者由设计者指定的判断字段控制产生后继微指令地址 √ D.通过指令中指定一个专门字段来产生后继微指令地址
解析：在微指令序列地址的形成中，若微指令的顺序控制字段直接给出了后续微指令的地址，这种方式就称为断定方式。其基本思想就是根据微指令顺序控制字段由设计者指定或者由设计者指定的判断字段控制产生后继微指令地址。
6.由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用( )来规定。
（分数：2.00）
A.主存中读取一个指令字的最短时间 √ B.主存中读取一个数据字的最长时间 C.主存中写入一个数据字的平均时间 D.主存中读取一个数据字的平均时间
解析：由于CPU内部的操作速度较快．而CPU访问一次主存所花的时间较长，因此机器周期通常用主存中读取一个指令字的最短时间来规定。
7.微操作信号发生器的设计与下列因素( )基本无关。
（分数：2.00） A.CPU寄存器数量 √ B.指令系统 C.数据通路 D.机器字长
解析：微操作信号发生器是根据IR的内容(指令)、PSW的内容(状态信息)以及时序线路的状态，才能产生控制整个计算机系统所需要的各种微操作控制信号，因此与CPU的寄存器个数无关。 8.同步控制方式在实际应用中所表现的主要特点是( )。
（分数：2.00） A.指令周期长度固定 B.工作周期长度固定 C.总线周期长度固定 D.时钟周期长度固定 √
解析：同步控制方式是指任何一条指令或指令中的任何一个微操作的执行都是事先确定的，并且都受统一基准时标的时序信号所控制的方式。所以，在实际应用中，通常都有固定的时钟周期，使每条指令的执行都有严格的时钟同步。
9.微程序控制器中，机器指令与微指令的关系是( )。
（分数：2.00）
A.每一段机器指令组成的程序由一条微指令来执行
B.每一条机器指令由一段微指令组成的微程序解释执行 √
C.每一条机器指令由一条微指令来执行 D.每一条微指令由若干条机器指令解释执行
解析：机器指令是指挥计算机执行某种操作的命令，介于微指令和宏指令之间。微指令是在计算机的一个CPU周期中，一组实现一定操作功能的微命令的组合。机器指令由操作码字段OP和地址码字段A组成，微指令由操作控制字段和顺序字段组成。机器指令和微指令的关系是：一条机器指令的功能由一段微指令组成的微程序解释执行。
10.计算机操作的最小单位时间是( )。
（分数：2.00） A.时钟周期 √ B.指令周期 C.CPU周期 D.中断周期
解析：指令周期是指一条指令从读取到执行完的全部时间。指令周期划分为几个不同的阶段，每个阶段所需的时间，称为机器周期，又称为CPU工作周期。一个指令周期由若干个CPU周期组成，而一个CPU周期又包含有若干个时钟周期。中断周期是指CPU收到中断源的中断请求，到转去执行中断服务程序的这段时间，通常含有若干个机器周期。
11.下列的那一个存储器是必须在CPU中( )。
（分数：2.00） A.控制存储器 √ B.Cache存储器 C.主存储器 D.辅助存储器
解析：控制存储器是微程序控制器的核心，必须在CPU中。其余选项都是属于存储器系统，在CPU的外部。 12.微程序控制器中，微程序的入口地址是由( )形成的。
（分数：2.00）
A.机器指令的地址码字段 B.微指令的微地址码字段 C.机器指令的操作码字段 √ D.微指令的微操作码字段
解析：当执行完公用的取指微程序从主存中取出机器指令后，由机器指令的操作码字段指出各个微程序的入口地址(初始微地址)。
13.下列各条中，不属于微程序结构设计所追求的目标的是( )。
（分数：2.00）
A.提高微程序的执行速度 B.提高微程序设计的灵活性 C.缩短微指令的长度
D.增大控制存储器的容量 √
解析：微程序设计技术是用软件方法来设计硬件的技术，同组合逻辑控制器相比，具有规整性、灵活性、可维护性等一系列优点。微程序结构设计所追求的目标有：提高微程序的执行速度，提高微程序设计的灵活性，缩短微指令的长度，节省控制存储器的容量。
14.假设微操作控制信号Cn表示，指令操作码译码器输出用Im表示，节拍电位信号用Mr表示，节拍脉冲信号用Ti表示，状态反馈信息用Bj表示，则硬布线控制器的基本原理可描述为( )。
（分数：2.00） A.Cn=(Im，Ti) B.Cn=f(Im，Bj) C.Cn=f(Mr，Ti，Bj)
D.Cn=f(Im，Mr，Ti，Bj) √
解析：在硬布线控制器设计中，微控制信号是指令操作码译码器输出、时序信号(节拍电位，节拍脉冲)和状态条件信号的逻辑函数。
15.CPU辛决定指令执行顺序的是( )。
（分数：2.00） A.标志寄存器 B.指令寄存器 C.程序计数器 √ D.数据缓冲器
解析：程序计数器PC是用来指出下一条指令所在主存中的存放地址。CPU正是根据PC的内容从主存中取得指令的，因为程序中指令是按顺序存放的，所以PC有自动加1(一个增量)功能。 16.指令寄存器的位数取决于( )。
（分数：2.00） A.存储器的容量 B.指令字长 √ C.机器字长 D.存储字长
解析：指令寄存器是用来存放正在执行的指令码的，所以其位数取决于指令字长。机器字长是指计算机能直接处理的二进制数据的位数，它决定了计算机的运算精度。指令字长与机器字长的关系是：指令字长等于机器字长的一半．称为半字长指令；指令字长等于机器字长，称为单字长指令；指令字长等于机器字长的两倍，称为双字长指令。 17.硬布线控制器的特点是( )。
（分数：2.00）
A.执行指令速度快，且便于指令功能的修改和扩展 B.执行指令速度快，但不便于指令功能的修改和扩展 √ C.执行指令速度慢，但便于指令功能的修改和扩展 D.执行指令速度慢，且不便于指令功能的修改和扩展
解析：硬布线控制器最大的优点是微操作控制信号产生的速度很快，只需两级门(一级与、一级或)的延时就可产生，而硬布线控制器的核心部分比较烦琐、零乱，设计没有规律性，十分复杂，从而效率低，检查调试也比较困难，设计好了以后用印刷电路板(硬件连线逻辑)固定下来，所以很难修改与扩展。 18.微程序存放在( )。
（分数：2.00） A.主存储器的ROM中
B.Cache中 C.堆栈中
D.CPU中的控制存储器中 √
解析：一般计算机指令系统是固定的，因而实现指令系统的微程序也是固定的，所以微程序存放在控制存储器中，通常只用只读存储器实现，位于CPU内部。
19.包括指令相关、访存操作数相关和通用寄存器组相关等这些，都是由于在机器同时解释的多条指令之间出现了对同一个单元的( )要求。
（分数：2.00）
A.局部性相关，先写后写 B.局部性相关，先读后写 √ C.局部性相关．先写后读 D.全局性相关，先读后写
解析：在流水计算机中，指令的处理是重叠进行的，当后继指令所需的操作数刚好是前一条指令的运算结果时，便发生“先读后写”的数据相关冲突，这属于局部性相关。对于非乱序流水线而言，一般不会出现先写后写和先写后读相关。
20.异步控制常用于( )，作为其主要控制方式。
（分数：2.00） A.微程序控制器 B.微型机的CPU控制 C.硬布线控制的CPU中断 D.计算机主机访问I/O设备 √
解析：CPU内部的操作常采用同步控制方式，而CPU与内存和I/O接口设备的操作采用异步控制方式。 21.在控制单元的异步控制方式中，各种微操作的执行时间分配方案是( )。
（分数：2.00）
A.所有微操作分配相同的执行时间
B.各个微操作需要多长时间就分配多长时间 √
C.大多数微操作分配较短的执行时间，某些复杂的微操作分配较长的执行时间 D.所有微操作在同一节拍中进行
解析：异步控制方式中，每条指令需要多少节拍，就产生多少节拍；各个微操作需要多长时间就分配多长时间。异步控制方式不仅要区分不同指令对应的微操作序列的长短，而且要区分其中每个微操作的繁简，每个指令、每个微操作需要多少时间就占用多少时间，这种方式没有统一的周期、节拍，各个操作之间采用应答方式衔接。
22.控制器应具备的功能有( )。
（分数：2.00） A.操作控制 √ B.算术运算 C.时间控制 D.逻辑运算
解析：控制器是计算机的控制中心，完成操作控制功能，即管理并产生由内存取出的每条指令的操作信号，将各种操作信号送往相应的部件，从而控制这些部件按指令的要求进行动作。
23.在微程序控制器中，执行指令微程序的首条微指令地址是( )得到的。
（分数：2.00） A.程序计数器 B.前条微指令 C.μPC
D.指令操作码映射 √
解析：在微程序控制器中，执行指令微程序的首条微指令地址由指令操作码译码的结果，通过专门的硬件提供。
24.在计算机系统中，表征系统运行状态的部件是( )。
（分数：2.00） A.程序计数器 B.累加寄存器 C.中断寄存器 D.程序状态字 √
解析：程序计数器用于指示下一条指令的地址，累加寄存器用来保存参加运算的一个操作对象或运算结果，中断寄存器用于保存中断字，程序状态字，用来保存程序执行过程中的特征或系统的运行状态。 25.同步控制是( )。
（分数：2.00）
A.只适合于CPU控制的方式 B.只适合于外部设备控制的方式 C.由统一时序信号控制的方式 √ D.所有指令执行时间相同的方式
解析：所谓同步控制，是指系统有一个统一的时钟，所有的控制信号均来自这个统一的时钟信号。根据指令周期、CPU周期和节拍周期的长度固定与否，同步控制方式又可分为：定长指令周期、定长CPU周期和变长CPU周期定长节拍周期。
26.下列部件中，( )属于微程序控制器的主要部件。
（分数：2.00） A.Cache B.PC
C.控制存储器 √ D.微指令寄存器
解析：控制存储器用来存放实现全部指令系统的微程序，是组成微程序控制器的核心。微指令寄存器也是微程序控制器的一部分，用来存放从控制存储器中读出的一条微指令信息。 27.硬布线控制器和微程序控制器的主要在别在于( )。
（分数：2.00） A.ALU结构不同 B.数据通路不同 C.CPU寄存器组织不同 D.微操作信号 √
解析：硬布线控制器的核心部件是微操作产生部件，微操作产生部件是采用组合逻辑设计思想，以布尔代数为主要工具设计而成的。微程序控制器是将微操作控制信号编制成微指令，存放到控制存储器里，运行时，从控存中取出微指令，产生指令运行所需的操作控制信号。所以，微操作信号的产生不同是二者的主要区别。
28.在运算器中不包含( )。
（分数：2.00） A.状态寄存器 B.数据总线 √ C.ALU D.地址寄存器
解析：运算器是计算机对数据进行加工处理的中心，它主要由算术逻辑部件ALU和寄存器组两大部分组成。其中，寄存器组包括状态寄存器和地址寄存器等。 29.( )不是常用三级时序系统中的一级。
（分数：2.00） A.指令周期 B.工作周期 C.时钟周期 D.定时脉冲 √
解析：CPU的三级时序是指：指令周期一机器周期(或者CPU工作周期)一时钟周期。 30.就微命令的编码方式而言，若微操作命令的个数已确定，则( )。
（分数：2.00）
A.直接表示法比编码表示法的微指令字长短 B.编码表示法比直接表示法的微指令字长短 √ C.直接表示法与编码表示法的微指令字长相等
D.直接表示法比编码表示法的微指令字长大小关系不确定
解析：编码表示法是把一组互斥性的微命令信号组成一个小组(即一个字段)，然后通过小组译码器对每一个微命令信号进行译码，译码的输出作为操作控制信号。与直接表示法比较，编码表示法具有可使微指令字大大缩短，节省控制存储器容量的优点，但由于增加了译码电路，所以执行速度稍慢。
31.某工作站采用的时钟频率f为15MHz，处理速率为10MIPs的处理机来执行一个已知混合程序。假定每次存储器存储为1周期延迟，试问此计算机的有效CPI是( )。
（分数：2.00） A.1 B.1.5 √ C.2 D.2.5
解析：指令的平均时钟周期数CPI(Cycles Per Instruction)=时钟周期数/程序执行的指令数。已知处理机的时钟频率f为15MHz，即每秒有15M个时钟周期。处理速率为10MIPS，即每秒处理10M条指令。所以，此计算机的有效CPI=15M/10M=1.5。
32.与硬布线控制器相比，微程序控制器的特点是( )。
（分数：2.00） A.运行速度快 B.便于设计 √ C.不易扩充 D.电路不规整
解析：与硬布线控制器相比，微程序控制器的特点是：具有规整性、可扩展性等优点，是一种用软件方法来设计硬件的技术。它可实现复杂指令的操作控制，且极具灵活性，可方便地增加和修改指令。但由于微程序控制器采用了存储程序原理，所以每条指令都要从控存中取一次，所以影响了速度。 33.下列说法正确的是( )
（分数：2.00）
A.微程序控制方式和硬布线控制方式相比较，前者可以使指令的执行速度更快 B.若采用微程序控制方式，则可用μPC取代PC C.控制存储器可以用ROM实现 √ D.指令周期也称为CPU周期
解析：硬布线控制方式比微程序控制方式速度更快，选项A错。在微程序控制器中不可以用μPC来代替PC。因为控存中只有微指令，为了降低成本，可以用具有计数功能的微地址寄存器(μMAR)来代替μPC。而主存中，既有指令又有数据，它们都以二进制代码形式出现，取指令和取数据时地址的来源是不同的。选项C，指令周期是指一条指令从读取到执行完的全部时间，不同类型的指令所需的机器周期数可能不同。指令周期划分为几个不同的阶段，每个阶段所需的时间，称为机器周期，又称为CPU工作周期。一个指令周期由若干个CPU周期组成，所以答案D错。 34.控制存储器用来存储是( )。
（分数：2.00） A.机器指令和数据 B.微程序和数据 C.机器指令和微程序 D.微程序 √
解析：控制存储器是微程序控制器的核心部件，用来存放全部的微程序。并且一旦存入后，在机器的运行过程中，只需具有读出的性能，所以通常采用ROM组成。
35.某计算机指令系统共有101种操作，采用微程序控制方式时，控制存储器中相应有( )个微程序。
（分数：2.00） A.101 B.102 √ C.103 D.104
解析：1种操作对应1个微程序，故101种操作对应与101个微程序。 36.水平型微指令与垂直型微指令相比，( )。
（分数：2.00）
A.前者一次只能完成一个操作 B.后者一次只能完成一个操作 √ C.两者都是一次只能完成一个操作
D.两者都能一次完成多个操作
解析：水平型微指令一次能定义并执行多个微操作，而垂直型微指令一次只能完成一个微操作。 37.用以指定待执行指令所在地址的是( )。
（分数：2.00） A.指令寄存器 B.数据计数器 C.程序计数器 √ D.累加器
解析：程序计数器PC是用来指出下一条指令所在主存中的存放地址。CPU正是根据PC的内容从主存中取得指令的，因为程序中指令是按顺序存放的，所以PC有自动加1(一个增量)功能。 38.条件转移指令执行时所依据的条件来自( )。
（分数：2.00） A.指令寄存器 B.标志寄存器 √ C.程序计数器 D.地址寄存器
解析：指令寄存器用来保存正在执行的指令，程序计数器用于指示下一条指令的地址，地址寄存器用来保存CPU发出的地址码，标志寄存器又称为程序状态字，用来保存程序执行过程中的特征或系统的运行状态，是条件转移指令执行时的依据。
二、综合应用题(总题数：14，分数：124.00)
39.某机器采用微程序技术设计控制器。已知每一条机器指令的执行过程均可由8条微指令组成的微程序来完成，该机器的指令系统采用6位定长操作码格式，控制存储器至少应能容纳多少条微指令?如何确定机器指令操作码与各指令的微程序入口地址的对应关系，请给出具体方案。
（分数：10.00）
__________________________________________________________________________________________ 正确答案：(由于机器指令系统采用6位定长编码，所以可知指令系统一共有26—64条指令，又据题意每条机器指令都可以分解为8条微指令，这样系统中的微指令的条数为8×64=512条，所以控制存储器至少应能容纳512条微指令。
控制存储器的容量为512，所以微地址寄存器为9位．用指令操作码做高6位，与任意的低3位相拼即可形成微程序的入口地址，如下图所示： [*]) 解析：
40.某一单流水线处理机．包含取指、译码、执行3个功能段。取指、译码各需1T：在执行段，MOV操作需2T，ADD操作需3T，MUL操作需4T；各操作在1T内取数，在最后1T写结果。执行下面的程序后按要求分析指令流水线的功能。 k： MOV R1，R0； R1←(R0)
k+1： MOV R0．R2，R1； RO←(R1)*(R0) k+2： MOV R0，R2，R1； RO←(R2)+(R3) (1)设计并画出流水线功能段的结构图。
(2)考虑指令数据相关性，设计并画出指令执行过程流水线的时空图。 (3)为了加快速度，可以采取哪些改进措施。
（分数：10.00）
__________________________________________________________________________________________ 正确答案：((1)流水线功能段的结构图为： [*]
(2)因为第二条MUL指令中R1的内容必须是第一条MOV指令的执行结果，所以产生了数据相关性问题。简单处理数据相关性，可采取后推法，即将相关指令延迟到所需操作数被写回到寄存器后再进行操作。由于题目中隐含指令的取操作数包含在译码功能段中，所以指令流水线的时空图为： [*]
其中，k代表MOV指令，k+1代表ADD指令，k+2代表MUL指令。
(3)为了加快速度，对于数据相关性，更好的解决方法是采取设置专用通路技术，将MOV指令产生的结果直接送往所需的指令的译码段，就可以使流水线不发生停顿。另外还可采用超流水技术、超标量流水线技术和超长指令字技术等提高流水速度。) 解析：
41.微机A和B采用不同主频的CPU芯片，片内逻辑电路完全相同。若A机的CPU主频为8MHz，平均指令执行速度为0.4MIPS，则A机的平均指令周期为多少?若B机的CPU主频为12MHz，B机的平均指令执行速度为多少?
（分数：10.00）
__________________________________________________________________________________________ 正确答案：((1)因为A机的平均指令执行速度为0.4MIPS，所以 A机的平均指令周期=I/0.4MIPS=2.5μs。 (2)A机的CPU主频为8MHz，所以 A机的CPU主振周期=1/8MHz=0.125μs。
因为A机的平均指令周期包含2.5μs/0.125μs=20个主振周期，而微机A和B片内逻辑电路完全相同，所以B机的平均指令周期也包含20个主振周期。
由于B机的CPU主频为12MHz，所以B机的主振周期=1/12μs。 B机的平均指令周期=20×1/12μs=5/3μs。 B机的平均指令执行速度=3/5MIPS=0.6MIPS。) 解析：
42.下图是一个简化的CPU与主存连接结构示意图(图中省略了所有多路选择器)。其中有一个累加寄存器AC、一个状态数据寄存器和其他四个寄存器：主存地址寄存器MAR、主存数据寄存器MDR、程序计数器PC和指令寄存器IR，各部件及其之间的连线表示数据通路，箭头表示信息传递方向。 要求：
(1)请写出图中a、b、c、d四个寄存器的名称。 (2)简述图中指令从主存取到控制器的过程。
(3)说明数据从主存取出、运算、写回主存所经过的数据通路(假定数据地址已在MAR中)。
（分数：10.00）
__________________________________________________________________________________________ 正确答案：((1)a表示的是主存数据寄存器MDR，b表示的是指令寄存器IR，C表示的是主存地址寄存器MAR，d表示的是程序计数器PC。
(2)指令从主存取到控制器的过程可描述为：PC将内容送给主存地址寄存器MAR，然后自加1。在读命令的作用下，主存中MAR所选中的存储单元的内容送给指令寄存器IR。
(3)数据地址寄存器MAR选中存储单元后，在读命令的作用下，主存中MAR所选中的存储单元的内容送给主
存数据寄存器MDR，在ALU中完成运算(或另一个操作数送AC后两者运算)，运算结果送回MDR，在写命令的作用下，MDR的内容写入到由MAR所选中的存储单元。) 解析：
43.某计算机结构如下图所示，该机字长16位．图中所有寄存器均为1 6位，控制器采用同步控制方式，每个机器周期包括4个节拍周期，数据总线及内总线均为16位，存储器周期与CPU节拍周期相等。减法指令SUB RO，(R1)中，源操作数(R1)为寄存器间接寻址，目的操作数R0为寄存器寻址，指令编码长度为16位。请给出该指令执行过程的微操作序列和时序安排，并详细列出每个节拍周期对应处于有效状态的控制信号。
（分数：10.00）
__________________________________________________________________________________________ 正确答案：((1)取指周期： 微操作的节拍安排 控制信号 T0：(PC)→MAR PC→IB、CPMAR
T1：M(MAR)→MDR MAR→AB，RD，DB→MDR，CPMDR (PC)+2→PC CPPC
T2：(MDR)→IR MDR→IB，CPIR T3：(IR)→ID(指令译码) 无 (2)间址周期：
微操作的节拍安排 控制信号 T0：(R1)→MAR RDGR、GR→IB、CPMAR
T1：M(MAR)→MDR MAR→AB，RD，DB→MDR，CPMDR (3)执行周期：
微操作的节拍安排 控制信号 TO：(MDR)→D MDR→IB、CPD
T1：(RO)—(D)→SR、FR RDGR，GR→IB，SUB，CPSR T2：(SR)→R0 SR→IB，WRGR) 解析：
44.CPU内部一般包含PC、AR、DR、IR等几个寄存器以及若干个通用寄存器。下图是指令LAD R0，(X)的指令流程图，其功能是将主存X号单元的数据取到．R0寄存器中，图中的M表示主存。 (1)请结合CPU的组成与微程序控制器的相关知识完成该指令流程图中未完成的部分。 (2)重新画出当源操作数为间接寻址时的指令流程图。
（分数：10.00）
__________________________________________________________________________________________ 正确答案：([*]) 解析：
45.某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间(忽略各功能段之间的缓存时间)分别为90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是( )。
（分数：2.00） A.90ns √ B.80ns
C.70ns D.60ns
解析：本题目主要考查了指令流水线的原理。为了充分发挥流水线的作用，CPU时钟周期应取各功能段时间的最大值，使得各功能段能在CPU的统一时钟控制下执行。这样，流水线的各功能段的执行时间才能相等，不会引起“堵塞”或“断流”现象，使得时间长的段成为整个流水线的“瓶颈”。 46.相对于微程序控制器，硬布线控制器的特点是( )。
（分数：2.00）
A.指令执行速度慢，指令功能的修改和扩展容易 B.指令执行速度慢，指令功能的修改和扩展难 C.指令执行速度快，指令功能的修改和扩展容易 D.指令执行速度快，指令功能的修改和扩展难 √
解析：本题目主要考查了微程序控制器和硬布线控制器的区别。微程序控制器采用软件方法来设计硬件的技术，同组合逻辑控制器相比．具有规整性、灵活性、可维护性等一系列优点。硬布线控制器采用组合逻辑设计思想，以布尔代数为主要工具设计而成的，由于其速度取决于电路的延迟，所以指令执行速度较快，但是设计一旦完成，不可能通过其他修改添加新的功能，故指令功能的修改和扩展难。
47.某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如下图所示(见下页)，图中所有控制信号为1时表示有效、为O时表示无效，例如控制信号MDRinE为1表示允许数据从DB打入MDR，MD Rin为1表示允许数据从内总线打入MDR。假设MAR的输出一直处于使能状态。加法指令“ADD(R1)，R0”的功能为(R0)+((R1))→(R1)，即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。
下表给出了上述指令取指和译码阶段每个节拍(时钟周期)的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。
时钟 C1 C2 C3 C4
（分数：10.00）
功能 MAR←(PC) MDR←M(MAR)PC←(PC)+1 IR←(MDR) 指令译码 有效控制信号 PCout，MARin MemR，MDRinE PC+1 MDRout，IRin 无 __________________________________________________________________________________________ 正确答案：(答案一：
有效控制信号 时钟 功能 C5 MAR←(R1) Rlout，MARin C6 MDR←M(MAR) A←(R0) MemR，MDRinE，R0out，Ain C7 AC←(MDR) + (A) MDRout，Add，ACin C8 MDR←(AC) ACout，MDRin C9 M(MAR)←(MDR) MDRoutE，MemW 答案二： 有效控制信号 C5 C6 时钟 MAR←(R1) MDR←M(MAR) 功能 Rlout，MARin MemR，MDRinE C7 C8 C9 C10 )
A←(MDR) AC←(A)+(R0) (MDR)←(AC) M(MAR)←(MDR) MDRout，Ain R0out，MDRin ACout，MDRin MDRoutE，MemW 解析：本题目主要考查了CPU的指令周期、指令的寻址方式和数据通路等知识点。如果操作数存放在主存储器里，在指令的执行阶段，首先要根据寻址方式得到操作数的有效地址EA，并送到MAR，然后访问存储器，将操作数取出来存放在MDR，在访存的同时，可以经内总线将另一个操作数取出来暂存到ALU的寄存器A(也可采用另一种数据通路，分成两步完成，即将访存后取出的操作数暂存于MDR，然后将MDR的内容存入寄存器A中)，随后就可用寄存器MDR和A的内容完成ADD操作(或者从寄存器RO中取出另一个操作数与A的内容直接完成加法操作)。不管哪一种，得到的运算结果都是先暂存入寄存器AC，再写回到目的地址。根据题目要求，结果要写回R1所指的主存储单元中，所以运算结果先要暂存在MDR中，由MAR的内容选中存储单元后，再写回到主存储器中。
48.模型机数据通路结构由CPU内总线、算逻运算部件ALU、输入选择器A和B、输出移位器、通用寄存器R0～R3、暂存器C和D、地址寄存器MAR、数据缓冲寄存器MDR、指令寄存器IR、程序计数器PC、堆栈指针SP组成。
1．模型机传送指令MOV(R0)，(SP)+；其源采用自增型寄存器间址，目的采用寄存器间址。用寄存器传送语句(如PC→MAR)拟出该指令的流程。
2．转移指令JMP X(PC)；转移地址采用相对寻址，位移量存放在现行指令所在单元的下一个单元中，以位移量地址为基准进行转移。该指令的流程如下。读懂该流程，并为每个括号选择一个正确答案。 取指周期FT：M→IR IR的内容为______ PC+1→PC PC的内容为______
执行周期ET：PC→MAR MAR的内容为______ M→MDR→C C的内容为______ PC+C→PC、MAR MAR的内容为______
①现行指令 ②下条指令 ③源操作效 ④位移量 ⑤源地址 ⑥位移量地址 ⑦现行指令地址 ⑧转移地址
（分数：10.00）
__________________________________________________________________________________________ 正确答案：((1)取指周期FT：M→IR，PC+1→PC 取源操作数周期ST：SP→MAR，M→MDR→C，SP+1→SP 取目的操作数周期DT：R0→MAR 执行周期ET：C→MDR，MDR→M，PC→MAR (2)取指周期FT：M→IR IR的内容为 ① PC+1→PC PC的内容为 ⑥
执行周期ET：PC→MAR MAR的内容为 ⑥ M→MDR→C C的内容为 ④ PC+C→PC、MAR MAR的内容为 ⑧
①现行指令 ②下条指令 ③源操作效 ④位移量 ⑤源地址 ⑥位移量地址 ⑦现行指令地址 ⑧转移地址) 解析：
49.某流水线如下图所示，指出哪个是流水线的“瓶颈”段。简述解决流水线瓶颈的方法，并画出示意图。
（分数：10.00）
__________________________________________________________________________________________ 正确答案：(由于S3段的延迟与其他段不同，为了不引起流水线功能段的争用，则当一个任务进入流水线后，后续任务必须等待两个流水线拍数才能进入到流水线的第1段，所以S3段是流水线的瓶颈段。 改进方案1：可以将S3段细化后分成3个功能段S31S32S33，如下所示： [*]
改进方案2：在第3段上增加另外两个延迟相等，且功能相当的功能模块。此时，任务可以3个1组连续进入流水线，而此时流水线的逻辑功能段数没有改变。如下所示： [*]) 解析：
50.某机采用微程序控制方式，水平型编码控制的微指令格式，断定方式。共有微命令30个，构成4个互斥类，各包含5个、8个、14个和3个微命令，外部条件共3个。
(1)若采用字段直接编码方式和直接控制方式，微指令的操作控制字段各取几位? (2)假设微指令字长为24位，设计出微指令的具体格式。 (3)在(2)的情况下，控制存储器允许的最大容量为多少?
（分数：10.00）
__________________________________________________________________________________________ 正确答案：((1)若采用字段直接编码方式，由于有4个互斥类，微命令各为5、8、14、3个，考虑每类必须增加一种不发命令的情况，所以每组应各需6、9、15、4种状态，对应3、4、4、2位。外部条件共3个，对应3位。因此操作控制字段=3+4+4+2+3=16位。
若采用直接控制方式，则操作控制字段的位数等于微命令的位数为30位，外部条件共3个，对应3位。因此操作控制字段=30+3=33位。
(2)假设微指令字长为24位，则只能采用字段直接编码方式，其中下地址字段的位数=24-16=8位，编码格式如下图所示。
(3)根据下地址字段为8位，微指令字长为24位，得控制存储器的最大容量为256×24位。 [*]) 解析：
51.某机CPU芯片的主振频率为8MHz，其时钟周期是多少μs?若已知每个机器周期平均包含4个时钟周期，该机的平均指令执行速度为0.8MIPS，试问： (1)平均指令周期是多少肚s?
(2)平均每个指令周期含有多少个机器周期?
(3)若改用时钟周期为0.4μs的CPU芯片，则计算机的平均指令执行速度又是多少? (4)若要得到40万条/s的指令执行速度，则应采用主振频率为多少MHz的CPU芯片?
（分数：10.00）
__________________________________________________________________________________________ 正确答案：(时钟周期=1÷8MHz=0.125μs (1)平均指令周期=1÷0.8MIPS=0.125μs
(2)已知每个机器周期平均包含4个时钟周期，所以，机器周期=0.125μs×4=0.5μs 平均每个指令周期的机器周期数=0.125μs÷0.5μs=2.5
(3)由于平均每个指令周期的机器周期数，而每个机器周期平均包含4个时钟周期，所以，改用时钟周期为0.4μs的CPU芯片后， [*]
(4)40万条/s的指令执行速度，即为0.4MIPS，所以，主振频率=4MHz。) 解析：
52.CPU结构如下图所示，其中有一个累加寄存器AC，一个状态条件寄存器和其他4个寄存器，各部件之间的连线表示数据通路，箭头表示信息传送方向。
(1)在图中标明4个寄存器的名称。
(2)简述指令从主存取出送到控制器的数据通路。 (3)简述数据从主存取出的数据通路。
（分数：10.00）
__________________________________________________________________________________________ 正确答案：((1)这4个寄存器中，a为存储器数据寄存器MDR，b为指令寄存器IR，c为存储器地址寄存器MAR，d为程序计数器PC。 (2)取指令的数据通路 PC→MAR→MM→MDR→IR
(3)数据从主存中取出的数据通路(设数据地址为X) X→MAR→MM→MDR→ALU→AC) 解析：
因篇幅问题不能全部显示，请点此查看更多更全内容