1、集成电路设计前端流程及工具 2、FpGA和ASIC的概念，他们的区别 3、LATCH和DFF的概念和区别 4、用DFF实现二分频
5、用VERILOG或VHDL写一段代码，实现消除一个glitch
6、给一个表达式f=xxxx+Xxxx+xxXXX+xXXx用最少数量的与非门实现（实际上就是化简）
7、用VERILOG或VHDL写一段代码，实现10进制计数器
8、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。
9、A,BC,D，E进行投票，多数服从少数，输出是F（也就是如果AB.C,DE中1的个数比0多，那么F输出为1，否则F为0），用与非门实现，输入数目没有限制。
因篇幅问题不能全部显示，请点此查看更多更全内容