(12)实用新型专利
(10)授权公告号 CN 212628386 U(45)授权公告日 2021.02.26
(21)申请号 202021759978.3(22)申请日 2020.08.20
(73)专利权人 成都大学
地址 610031 四川省成都市外东十陵镇(72)发明人 陈二阳 袁姜红 蒋霓 蒋毅 (74)专利代理机构 成都正华专利代理事务所
(普通合伙) 51229
代理人 陈选中(51)Int.Cl.
H04R 3/00(2006.01)
权利要求书2页 说明书4页 附图4页
(54)实用新型名称
一种基于FPGA的数字音频处理器(57)摘要
本实用新型公开了一种基于FPGA的数字音频处理器，包括解码模块、FPGA模块和电源模块；所述电源模块分别为解码模块和FPGA模块提供电源，所述解码模块上分别设置有麦克风单元、音频输入单元、喇叭单元和音频输出单元，所述FPGA模块上设置有测试接口和JTAG接口，所述解码模块和FPGA模块相互连接。本实用新型实现了对音频的数字化处理，实现了声音信号输入，对声音信号进行数字化处理，并输出数字化音频。
CN 212628386 UCN 212628386 U
权 利 要 求 书
1/2页
1.一种基于FPGA的数字音频处理器，其特征在于，包括解码模块、FPGA模块和电源模块；
所述电源模块分别为解码模块和FPGA模块提供电源，所述解码模块上分别设置有麦克风单元、音频输入单元、喇叭单元和音频输出单元，所述FPGA模块上设置有测试接口和JTAG接口，所述解码模块和FPGA模块相互连接。
2.根据权利要求1所述的基于FPGA的数字音频处理器，其特征在于，所述解码模块包括解码芯片U1，所述FPGA模块包括FPFA芯片，所述解码芯片U1采用的型号为TLV320AIC23B，所述FPFA芯片采用的型号为EP1C3T144C6。
3.根据权利要求2所述的基于FPGA的数字音频处理器，其特征在于，所述解码芯片U1的/CS引脚、SDIN引脚、SCLK引脚、BCLK引脚、DOUT引脚和DIN引脚分别与FPGA芯片的/CS引脚、SDOUT引脚、SCLK引脚、BCLK引脚、DIN引脚和DOUT引脚一一对应连接，所述解码芯片U1的LRCOUT引脚和LRCIN引脚均连接至FPGA芯片的FRAME功能引脚上。
4.根据权利要求2所述的基于FPGA的数字音频处理器，其特征在于，所述解码芯片U1的BVDD引脚、HPVDD引脚、AVDD引脚和DVDD引脚分别与3.3V电压连接，所述解码芯片U1的HPGND引脚和DGND引脚均接地，所述解码芯片U1的XTO引脚分别与接地电容C1和晶振Y1的一端连接，所述解码芯片U1的MCLK引脚分别与接地电容C2和晶振Y1的另一端连接。
5.根据权利要求4所述的基于FPGA的数字音频处理器，其特征在于，所述解码芯片U1的MICBIAS引脚和MICIN引脚上设置有麦克风单元，所述麦克风单元包括电阻R8和电阻R9，所述电阻R9的一端与解码芯片U1的MICIN引脚连接，所述电阻R9的另一端与极性电容C8的正极连接，所述电阻R8的一端与解码芯片U1的MICBIAS引脚连接，所述电阻R8的另一端分别与极性电容C8的负极、接地电容C7、接地电阻R25和电阻R7的一端连接，所述电阻R7的另一端分别与放大器U3的输出端、电阻R6的一端和电容C6的一端连接，所述放大器U3的正向输入端与接地电阻R5连接，所述放大器U3的反向输入端分别与电阻R4的一端、电阻R6的另一端和电容C6的另一端连接，所述电阻R4的另一端分别与放大器U2的输出端、电阻R3的一端和电容C5的一端连接，所述放大器U2的正向输入端与接地电阻R1连接，所述放大器U2的反向输入端分别与电阻R2的一端、电阻R3的另一端和电容C5的另一端连接，所述电阻R2的另一端与麦克风MIC的第2引脚和电阻R26的一端连接，所述电阻R26的另一端与+1.5V电压连接，所述麦克风MIC的第1引脚接地。
6.根据权利要求4所述的基于FPGA的数字音频处理器，其特征在于，所述解码芯片U1的LHPOUT引脚和RHPOUT引脚上分别设置有喇叭单元，所述喇叭单元包括滑动电阻R18，所述滑动电阻R18的第一不动端为喇叭单元的输入端，所述滑动电阻R18的另一端接地，所述滑动电阻R18的滑动端与电阻R19的一端连接，所述电阻R19的另一端与电容C13的一端连接，所述电容C13的另一端分别与接地电阻R21、电阻R20的一端、二极管D1的正极、二极管D2的负极和电阻R22的一端连接，所述二极管D2的正极接地，所述电阻R22的另一端与场效应晶体管Q1的栅极连接，所述场效应晶体管Q1的源极分别与接地电阻R23和电容C15的一端连接，所述电容C15的另一端为喇叭单元的输出端，其与接地电阻R24连接，所述场效应晶体管Q1的漏极分别与接地电容C14、二极管D1的负极、电阻R20的另一端和12V电压连接。
7.根据权利要求4所述的基于FPGA的数字音频处理器，其特征在于，所述解码芯片U1的LLINEIN引脚和RLINEIN引脚上设置有音频输入单元，所述音频输入单元包括电容C9和电容
2
CN 212628386 U
权 利 要 求 书
2/2页
C10，所述电容C9的一端与解码芯片U1的LLINEIN引脚连接，所述电容C9的另一端分别与电阻R10的一端和接地电阻R12连接，所述电阻R10的另一端与音频输入接口JP1的第2引脚连接；所述电容C10的一端与解码芯片U1的RLINEIN引脚连接，所述电容C10的另一端分别与电阻R11的一端和接地电阻R13连接，所述电阻R11的另一端与音频输入接口JP1的第1引脚连接。
8.根据权利要求4所述的基于FPGA的数字音频处理器，其特征在于，所述解码芯片U1的LOUT引脚和ROUT引脚上设置有音频输入单元，所述音频输入单元包括电容C11和电容C12，所述电容C11的一端与解码芯片U1的LOUT引脚连接，所述电容C11的另一端与电阻R15的一端连接，所述电阻R15的另一端分别与接地电阻R14和音频输出接口JP2的第2引脚连接；所述电容C12的一端与解码芯片U1的ROUT引脚连接，所述电容C12的另一端与电阻R16的一端连接，所述电阻R16的另一端分别与接地电阻R17和音频输出接口JP2的第1引脚连接。
9.根据权利要求1所述的基于FPGA的数字音频处理器，其特征在于，所述FPGA模块设置有FPGA芯片最小系统电路。
3
CN 212628386 U
说 明 书
一种基于FPGA的数字音频处理器
1/4页
技术领域
[0001]本实用新型属于音频处理领域，具体涉及一种基于FPGA的数字音频处理器。背景技术
[0002]随着我们社会的不断进步和科学技术的不断更新提高，音乐成为人们日常生活中不可或缺的一个重要的组成成分，从录音机的出现到现在我们高品质的生活，声音成为了一种可以存储和随时播放的具体实物。随着人们生活水平的不断追求，音频技术经历了无数次的改良，现在进入了到了数字化科技的时代，数字技术每时每刻都在影响着人们生活。我们亲身经历了数字技术的飞速发展，见证了它正以惊人的速度和日新月异的科技创新手段，渗透到人们生活的各个方面。目前数字化音频处理的具体实现主要集中在以DSP或专用ASIC芯片为核心的处理平台的开发，存在并行处理性能，集成度不高差等问题。发明内容
[0003]本实用新型提出了一种基于FPGA的数字音频处理器，实现了对音频的数字处理，其结构简单，易于实现，可高度集成在PCB上。[0004]为了达到上述发明目的，本实用新型采用的技术方案为：一种基于FPGA的数字音频处理器，包括解码模块、FPGA模块和电源模块；
[0005]所述电源模块分别为解码模块和FPGA模块提供电源，所述解码模块上分别设置有麦克风单元、音频输入单元、喇叭单元和音频输出单元，所述FPGA模块上设置有测试接口和JTAG接口，所述解码模块和FPGA模块相互连接。[0006]进一步地，所述解码模块包括解码芯片，所述FPGA模块包括FPFA芯片，所述解码芯片采用的型号为TLV320AIC23B，所述FPFA芯片采用的型号为EP1C3T144C6。[0007]进一步地，所述解码芯片U1的/CS引脚、SDIN引脚、SCLK引脚、BCLK引脚、DOUT引脚和DIN引脚分别与FPGA芯片的/CS引脚、SDOUT引脚、SCLK引脚、BCLK引脚、DIN引脚和DOUT引脚一一对应连接，所述解码芯片的LRCOUT引脚和LRCIN引脚均连接至FPGA芯片的FRAME功能引脚上。
[0008]进一步地，所述解码芯片U1的BVDD引脚、HPVDD引脚、AVDD引脚和DVDD引脚分别与3.3V电压连接，所述解码芯片U1的HPGND引脚和DGND引脚均接地，所述解码芯片U1的XTO引脚分别与接地电容C1和晶振Y1的一端连接，所述解码芯片U1的MCLK引脚分别与接地电容C2和晶振Y1的另一端连接。[0009]进一步地，所述解码芯片U1的MICBIAS引脚和MICIN引脚上设置有麦克风单元，所述麦克风单元包括电阻R8和电阻R9，所述电阻R9的一端与解码芯片U1的MICIN引脚连接，所述电阻R9的另一端与极性电容C8的正极连接，所述电阻R8的一端与解码芯片U1的MICBIAS引脚连接，所述电阻R8的另一端分别于极性电容C8的负极、接地电容C7、接地电阻R25和电阻R7的一端连接，所述电阻R7的另一端分别与放大器U3的输出端、电阻R6的一端和电容C6的一端连接，所述放大器U3的正向输入端与接地电阻R5连接，所述放大器U3的反向输入端
4
CN 212628386 U
说 明 书
2/4页
分别与电阻R4的一端、电阻R6的另一端和电容C6的另一端连接，所述电阻R4的另一端分别与放大器U2的输出端、电阻R3的一端和电容C5的一端连接，所述放大器U2的正向输入端与接地电阻R1连接，所述放大器U2的反向输入端分别与电阻R2的一端、电阻R3的另一端和电容C5的另一端连接，所述电阻R2的另一端与麦克风MIC的第2引脚和电阻R26的一端连接，所述电阻R26的另一端与+1.5V电压连接，所述麦克风MIC的第1引脚接地。[0010]进一步地，所述解码芯片U1的LHPOUT引脚和RHPOUT引脚上分别设置有喇叭单元，所述喇叭单元包括滑动电阻R18，所述滑动电阻R18的第一不动端为喇叭单元的输入端，所述滑动电阻R18的另一端接地，所述滑动电阻R18的滑动端与电阻R19的一端连接，所述电阻R19的另一端与电容C13的一端连接，所述电容C13的另一端分别与接地电阻R21、电阻R20的一端、二极管D1的正极、二极管D2的负极和电阻R22的一端连接，所述二极管D2的正极接地，所述电阻R22的另一端与场效应晶体管Q1的栅极连接，所述场效应晶体管Q1的源极分别与接地电阻R23和电容C15的一端连接，所述电容C15的另一端为喇叭单元的输出端，其与接地电阻R24连接，所述场效应晶体管Q1的漏极分别与接地电容C14、二极管D1的负极、电阻R20的另一端和12V电压连接。[0011]进一步地，所述解码芯片U1的LLINEIN引脚和RLINEIN引脚上设置有音频输入单元，所述音频输入单元包括电容C9和电容C10，所述电容C9的一端与解码芯片U1的LLINEIN引脚连接，所述电容C9的另一端分别与电阻R10的一端和接地电阻R12连接，所述电阻R10的另一端与音频输入接口JP1的第2引脚连接；所述电容C10的一端与解码芯片U1的RLINEIN引脚连接，所述电容C10的另一端分别与电阻R11的一端和接地电阻R13连接，所述电阻R11的另一端与音频输入接口JP1的第1引脚连接。[0012]进一步地，所述解码芯片U1的LOUT引脚和ROUT引脚上设置有音频输入单元，所述音频输入单元包括电容C11和电容C12，所述电容C11的一端与解码芯片U1的LOUT引脚连接，所述电容C11的另一端与电阻R15的一端连接，所述电阻R15的另一端分别与接地电阻R14和音频输出接口JP2的第2引脚连接；所述电容C12的一端与解码芯片U1的ROUT引脚连接，所述电容C12的另一端与电阻R16的一端连接，所述电阻R16的另一端分别与接地电阻R17和音频输出接口JP2的第1引脚连接。[0013]进一步地，所述FPGA模块设置有FPGA芯片最小系统电路。[0014]本实用新型的有益效果为：[0015](1)本实用新型结构简单，易于实现，可高度集成在PCB板上，制造成本低，有广阔的应用前景。[0016](2)本实用新型提出了一种基于FPGA的数字音频处理器，实现了对音频的数字化处理，实现了声音信号输入，对声音信号进行数字化处理，并输出数字化音频。[0017](3)本实用新型降低了数字化音频电路的功耗，其处理能力和可扩展能力强。附图说明
[0018]图1为本实用新型提出的一种基于FPGA的数字音频处理器系统框图。[0019]图2为本实用新型中解码芯片和FPGA芯片连接关系示意图。[0020]图3为本实用新型中解码芯片外围电路图。[0021]图4为本实用新型中麦克风单元电路图。
5
CN 212628386 U[0022][0023][0024]
说 明 书
3/4页
图5为本实用新型中喇叭单元电路图。图6为本实用新型中音频输入单元电路图。图7为本实用新型中音频输出单元电路图。
具体实施方式
[0025]下面对本实用新型的具体实施方式进行描述，以便于本技术领域的技术人员理解本实用新型，但应该清楚，本实用新型不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本实用新型的精神和范围内，这些变化是显而易见的，一切利用本实用新型构思的发明创造均在保护之列。[0026]下面结合附图详细说明本实用新型的实施例。[0027]如图1所示，一种基于FPGA的数字音频处理器，包括解码模块、FPGA模块和电源模块；
[0028]所述电源模块分别为解码模块和FPGA模块提供电源，所述解码模块上分别设置有麦克风单元、音频输入单元、喇叭单元和音频输出单元，所述FPGA模块上设置有测试接口和JTAG接口，所述解码模块和FPGA模块相互连接。[0029]如图2所示，所述解码模块包括解码芯片，所述FPGA模块包括FPFA芯片，所述解码芯片采用的型号为TLV320AIC23B，所述FPFA芯片采用的型号为EP1C3T144C6。[0030]所述解码芯片U1的/CS引脚、SDIN引脚、SCLK引脚、BCLK引脚、DOUT引脚和DIN引脚分别与FPGA芯片的/CS引脚、SDOUT引脚、SCLK引脚、BCLK引脚、DIN引脚和DOUT引脚一一对应连接，所述解码芯片的LRCOUT引脚和LRCIN引脚均连接至FPGA芯片的FRAME功能引脚上。[0031]如图3所示，所述解码芯片U1的BVDD引脚、HPVDD引脚、AVDD引脚和DVDD引脚分别与3.3V电压连接，所述解码芯片U1的HPGND引脚和DGND引脚均接地，所述解码芯片U1的XTO引脚分别与接地电容C1和晶振Y1的一端连接，所述解码芯片U1的MCLK引脚分别与接地电容C2和晶振Y1的另一端连接。[0032]如图4所示，所述解码芯片U1的MICBIAS引脚和MICIN引脚上设置有麦克风单元，所述麦克风单元包括电阻R8和电阻R9，所述电阻R9的一端与解码芯片U1的MICIN引脚连接，所述电阻R9的另一端与极性电容C8的正极连接，所述电阻R8的一端与解码芯片U1的MICBIAS引脚连接，所述电阻R8的另一端分别于极性电容C8的负极、接地电容C7、接地电阻R25和电阻R7的一端连接，所述电阻R7的另一端分别与放大器U3的输出端、电阻R6的一端和电容C6的一端连接，所述放大器U3的正向输入端与接地电阻R5连接，所述放大器U3的反向输入端分别与电阻R4的一端、电阻R6的另一端和电容C6的另一端连接，所述电阻R4的另一端分别与放大器U2的输出端、电阻R3的一端和电容C5的一端连接，所述放大器U2的正向输入端与接地电阻R1连接，所述放大器U2的反向输入端分别与电阻R2的一端、电阻R3的另一端和电容C5的另一端连接，所述电阻R2的另一端与麦克风MIC的第2引脚和电阻R26的一端连接，所述电阻R26的另一端与+1.5V电压连接，所述麦克风MIC的第1引脚接地。[0033]如图5所示，所述解码芯片U1的LHPOUT引脚和RHPOUT引脚上分别设置有喇叭单元，所述喇叭单元包括滑动电阻R18，所述滑动电阻R18的第一不动端为喇叭单元的输入端，所述滑动电阻R18的另一端接地，所述滑动电阻R18的滑动端与电阻R19的一端连接，所述电阻R19的另一端与电容C13的一端连接，所述电容C13的另一端分别与接地电阻R21、电阻R20的
6
CN 212628386 U
说 明 书
4/4页
一端、二极管D1的正极、二极管D2的负极和电阻R22的一端连接，所述二极管D2的正极接地，所述电阻R22的另一端与场效应晶体管Q1的栅极连接，所述场效应晶体管Q1的源极分别与接地电阻R23和电容C15的一端连接，所述电容C15的另一端为喇叭单元的输出端，其与接地电阻R24连接，所述场效应晶体管Q1的漏极分别与接地电容C14、二极管D1的负极、电阻R20的另一端和12V电压连接。[0034]如图6所示，所述解码芯片U1的LLINEIN引脚和RLINEIN引脚上设置有音频输入单元，所述音频输入单元包括电容C9和电容C10，所述电容C9的一端与解码芯片U1的LLINEIN引脚连接，所述电容C9的另一端分别与电阻R10的一端和接地电阻R12连接，所述电阻R10的另一端与音频输入接口JP1的第2引脚连接；所述电容C10的一端与解码芯片U1的RLINEIN引脚连接，所述电容C10的另一端分别与电阻R11的一端和接地电阻R13连接，所述电阻R11的另一端与音频输入接口JP1的第1引脚连接。[0035]如图7所示，所述解码芯片U1的LOUT引脚和ROUT引脚上设置有音频输入单元，所述音频输入单元包括电容C11和电容C12，所述电容C11的一端与解码芯片U1的LOUT引脚连接，所述电容C11的另一端与电阻R15的一端连接，所述电阻R15的另一端分别与接地电阻R14和音频输出接口JP2的第2引脚连接；所述电容C12的一端与解码芯片U1的ROUT引脚连接，所述电容C12的另一端与电阻R16的一端连接，所述电阻R16的另一端分别与接地电阻R17和音频输出接口JP2的第1引脚连接。所述FPGA模块设置有FPGA芯片最小系统电路。[0036]本实用新型的工作原理为：通过喇叭单元输入声音或音频输入单元输入音频信号，通过FPGA模块控制解码模块进行工作，将输入信号进行数字化转换后，通过喇叭单元或音频输出单元进行输出。
7
CN 212628386 U
说 明 书 附 图
1/4页
图1
图2
8
CN 212628386 U
说 明 书 附 图
2/4页
图3
图4
9
CN 212628386 U
说 明 书 附 图
3/4页
图5
图6
10
CN 212628386 U
说 明 书 附 图
4/4页
图7
11
因篇幅问题不能全部显示，请点此查看更多更全内容